portada Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA (en Francés)

Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA (en Francés)

Formato

Libro Físico

Autor

Siva Nagendra Reddy P

Editorial

Editions Notre Savoir

Idioma

Francés

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.9x15.2x0.5 cm

Peso

0.14 kg.

ISBN13

9786207503209

Categorías

Tecnología: cuestiones generales

Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA (en Francés)

Siva Nagendra Reddy P (Autor) · Editions Notre Savoir · Tapa Blanda

Libro Nuevo Importado

Envío: 26 a 33 días háb.

$ 98.38$ 54.11

-45%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan 10 unidades

$ 54.11

Llega entre el 28 Sep y el 12 Oct a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA (en Francés)"

De nos jours, dans le domaine VLSI, la taille, la puissance et la vitesse de la technologie sont les principales contraintes pour la conception de tout circuit. Dans les multiplicateurs normaux, le retard est plus important et le nombre de calculs est également plus élevé. C'est pourquoi la vitesse des circuits conçus avec les multiplicateurs normaux sera faible et ils consommeront plus d'énergie. Ce livre décrit l'unité de multiplication et d'accumulation à l'aide d'un multiplicateur védique et de portes logiques réversibles DKG. Le multiplicateur védique est conçu à l'aide du Urdhava Triyagbhayam sutra et l'additionneur est conçu à l'aide de la logique réversible pour effectuer des opérations à grande vitesse. Les portes logiques réversibles constituent également une contrainte essentielle pour le domaine prometteur de l'informatique quantique. Le multiplicateur Urdhava Triyagbhayam est utilisé pour la fonction de multiplication afin de réduire les produits partiels dans le processus de multiplication et d'obtenir un concert élevé et une surface réduite. La logique réversible est utilisée pour réduire la puissance. Le MAC est conçu à l'aide du code Verilog, la simulation et la synthèse sont effectuées avec le compilateur RTL de Xilinx et mises en oeuvre sur la carte FPGA Spartan 3e.