Name: FPGA-Realisierung der Kantendetektion mit Sobel-Operator (en Alemán)
SKU: 66334678
Price: 56.79 USD
Availability: InStock
Author: Patel, Upesh; Joshi, Sachi

portada FPGA-Realisierung der Kantendetektion mit Sobel-Operator (en Alemán)

FPGA-Realisierung der Kantendetektion mit Sobel-Operator (en Alemán)

Formato

Libro Físico

Editorial

Verlag Unser Wissen

Autor

Patel, Upesh; Joshi, Sachi

Idioma

Alemán

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.9x15.2x0.3 cm

ISBN13

9786209104152

FPGA-Realisierung der Kantendetektion mit Sobel-Operator (en Alemán)

Patel, Upesh; Joshi, Sachi (Autor) · Verlag Unser Wissen · Tapa Blanda

Libro Nuevo Importado

Envío: 26 a 33 días háb.

$ 113.59$ 56.79

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan 10 unidades

$ 56.79

Llega entre el 05 Oct y el 19 Oct a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "FPGA-Realisierung der Kantendetektion mit Sobel-Operator (en Alemán)"

Im Bereich der Technik, wo intensive Berechnungen erforderlich sind, ist es möglicherweise keine gute Option, eine gro e CPU für Berechnungen einzusetzen. Denn sie verbraucht viel mehr Ressourcen für Berechnungen und andere Zwecke. In solchen Fällen kann eine spezielle Hardware entwickelt werden, um die Anforderungen zu erfüllen . Solche Hardware kann auf FPGA mit HDL erstellt werden. Als Beispiel wird in diesem Projekt eine Anwendung der Bildverarbeitung vorgeschlagen. Auch im Bereich der Bildverarbeitung besteht die Rolle von FPGA darin, schnellere Berechnungszeiten zu ermöglichen. Darüber hinaus ist die Kantenerkennung ein grundlegender Bedarf im Bereich der Bildverarbeitung (z.B. Fingerabdruckerkennung, Live-Übertragung von Videos, Röntgenaufnahmen und CT-Scans usw.). Daher wird ein Verfahren zur Kantenerkennung mit dem Sobel-Operator vorgeschlagen, das auf einem FPGA implementiert werden soll. Der Algorithmus für diese Technik wird mit Verilog HDL programmiert und mit Modelsim Simulator simuliert . Nach erfolgreicher Simulation wird der Algorithmus mit der Xilinx Design- und Entwicklungssoftware auf dem FPGA synthetisiert und das Design auf dem Xillinx FPGA Boardgetestet.