Compartir
Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur (en Alemán)
Chandra Shaker Arrabotu
(Autor)
·
M. Rajani
(Autor)
·
D. Ravi Chandan
(Autor)
·
Verlag Unser Wissen
· Tapa Blanda
Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur (en Alemán) - Arrabotu, Chandra Shaker ; Rajani, M. ; Ravi Chandan, D.
Libro Nuevo
Importado
Envío: 25 a 32 días háb.
$ 113.59$ 68.15
Costos de importación incluídos en el precio ✅
Reseña del libro "Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur (en Alemán)"
In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Geräten eingesetzt. Der Grund für ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fläche beanspruchen und kostengünstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die Wärmeabgabe zu reduzieren, die Batterielebensdauer zu verlängern und die Zuverlässigkeit des Geräts zu erhöhen.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Alemán.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.