Selecciona tu país

América

Europa

Resto del mundo

portada Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)

Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)

Formato

Libro Físico

Autor

Vaibbhav Taraate

Editorial

Springer

Idioma

Inglés

N° páginas

251

Encuadernación

Tapa Blanda

ISBN13

9789811513169

N° edición

Categorías

Electrónica: circuitos y componentes
Hardware (o soporte físico del ordenador)
Arquitectura y diseño lógico de ordenadores

Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)

Vaibbhav Taraate (Autor) · Springer · Tapa Blanda

Libro Nuevo Importado

Envío: 20 a 27 días háb.

$ 175.95$ 87.97

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 87.97

Llega entre el 16 Sep y el 29 Sep a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)"

Emphasises SOC architecture and micro-architecture design with case studies Consists of the practical scenarios and issues and helpful to graduate students and professionals Covers SOC Design, implementation using VHDL, Synthesis and timing analysis Covers key case studies in the generic form for processor, buses, interfaces, memory controllers, DSP and Video controllers