Name: Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications (en Inglés)
Price: 194.14 USD
Availability: InStock
Author: Mehta, Ashok B.
ISBN: 9781461473237

portada Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications (en Inglés)

Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications (en Inglés)

Formato

Libro Físico

Autor

Ashok B. Mehta

Editorial

Springer

Idioma

Inglés

N° páginas

356

Encuadernación

Tapa Dura

Dimensiones

23.4 x 15.6 x 2.2 cm

Peso

0.72 kg.

ISBN13

9781461473237

N° edición

2014th

Categorías

Electrónica: circuitos y componentes
Ordenadores centrales («mainframes») y miniordenadores
Arquitectura y diseño lógico de ordenadores

Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications (en Inglés)

Ashok B. Mehta (Autor) · Springer · Tapa Dura

Libro Nuevo Importado

Envío: 17 a 24 días háb.

$ 352.99$ 194.14

-45%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 194.14

Llega entre el 04 Sep y el 17 Sep a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Systemverilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications (en Inglés)"

This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and SytemVerilog Functional Coverage. Readers will benefit from the step-by-step approach to functional hardware verification, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question 'have we functionally verified everything'. Written by a professional end-user of both SystemVerilog Assertions and SystemVerilog Functional Coverage, this book explains each concept with easy to understand examples, simulation logs and applications derived from real projects. Readers will be empowered to tackle the modeling of complex checkers for functional verification, thereby drastically reducing their time to design and debug.