portada Towards Heterogeneous Multi-Core Systems-On-Chip for Edge Machine Learning: Journey from Single-Core Acceleration to Multi-Core Heterogeneous Systems (en Inglés)

Towards Heterogeneous Multi-Core Systems-On-Chip for Edge Machine Learning: Journey from Single-Core Acceleration to Multi-Core Heterogeneous Systems (en Inglés)

Formato

Libro Físico

Autor

Marian Verhelst

Vikram Jain

Editorial

Springer

Idioma

Inglés

N° páginas

186

Encuadernación

Tapa Dura

Dimensiones

23.4x15.6x1.3 cm

Peso

0.48 kg.

ISBN13

9783031382291

N° edición

Categorías

Electrónica: circuitos y componentes
Arquitectura y diseño lógico de ordenadores
Inteligencia artificial

Towards Heterogeneous Multi-Core Systems-On-Chip for Edge Machine Learning: Journey from Single-Core Acceleration to Multi-Core Heterogeneous Systems (en Inglés)

Marian Verhelst (Autor) · Vikram Jain (Autor) · Springer · Tapa Dura

Libro Nuevo Importado

Envío: 16 a 23 días háb.

$ 235.74$ 117.87

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 117.87

Llega entre el 18 Sep y el 01 Oct a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Towards Heterogeneous Multi-Core Systems-On-Chip for Edge Machine Learning: Journey from Single-Core Acceleration to Multi-Core Heterogeneous Systems (en Inglés)"

This book explores and motivates the need for building homogeneous and heterogeneous multi-core systems for machine learning to enable flexibility and energy-efficiency. Coverage focuses on a key aspect of the challenges of (extreme-)edge-computing, i.e., design of energy-efficient and flexible hardware architectures, and hardware-software co-optimization strategies to enable early design space exploration of hardware architectures. The authors investigate possible design solutions for building single-core specialized hardware accelerators for machine learning and motivates the need for building homogeneous and heterogeneous multi-core systems to enable flexibility and energy-efficiency. The advantages of scaling to heterogeneous multi-core systems are shown through the implementation of multiple test chips and architectural optimizations.