portada Design of High-Performance CMOS Voltage-Controlled Oscillators (en Inglés)

Design of High-Performance CMOS Voltage-Controlled Oscillators (en Inglés)

Formato

Libro Físico

Autor

Ramesh Harjani

Liang Dai

Editorial

Springer

Idioma

Inglés

N° páginas

158

Encuadernación

Tapa Blanda

Dimensiones

23.4x15.6x1 cm

Peso

0.27 kg.

ISBN13

9781461354147

Categorías

Ingeniería eléctrica
Electrónica: circuitos y componentes
Radiotecnología

Design of High-Performance CMOS Voltage-Controlled Oscillators (en Inglés)

Ramesh Harjani (Autor) · Liang Dai (Autor) · Springer · Tapa Blanda

Libro Nuevo Importado

Envío: 16 a 23 días háb.

$ 280.74$ 140.37

-50%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan más de 100 unidades

$ 140.37

Llega entre el 16 Sep y el 29 Sep a Quito, Pichincha. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Design of High-Performance CMOS Voltage-Controlled Oscillators (en Inglés)"

Design of High-Performance CMOS Voltage-Controlled Oscillators presents a phase noise modeling framework for CMOS ring oscillators. The analysis considers both linear and nonlinear operation. It indicates that fast rail-to-rail switching has to be achieved to minimize phase noise. Additionally, in conventional design the flicker noise in the bias circuit can potentially dominate the phase noise at low offset frequencies. Therefore, for narrow bandwidth PLLs, noise up conversion for the bias circuits should be minimized. We define the effective Q factor (Qeff) for ring oscillators and predict its increase for CMOS processes with smaller feature sizes. Our phase noise analysis is validated via simulation and measurement results.The digital switching noise coupled through the power supply and substrate is usually the dominant source of clock jitter. Improving the supply and substrate noise immunity of a PLL is a challenging job in hostile environments such as a microprocessor chip where millions of digital gates are present.